VHDL-Forum

bascher · Gast

ALLES definiert ;trtzdem immer wieder beim synopsis(verification)
ein message : undeclared identifier FILE_open_status

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_textio.all;
use STD.textio.all;
begin
PROC_SimMem : process(intrst, rd_addr_rp0)
variable i : integer;
variable Mem : Memtype;
FILE readfile : text;
variable fstatus : file_open_status;

hat jemand eine Ahnung, was da los ist .

DaMicha · Stammgast Beiträge: 27 Ort: Rostock

Hallo.

Versuch mal:


FILE readfile : text open read_mode is "dateiname.endung";

oder


FILE readfile : text is in "dateiname.endung";

Gruß DaMicha.