VHDL-Forum

Alex · Gast

Ich bekomme bei der Simulation mit ModelSim folgende Fehlermeldung:

Loading E:/System_on_Chip/K_L_T/work.klt(a)
# ** Error: (vsim-3732) E:/System_on_Chip/Test/Block1.vhd(103): No default binding for component at 'test'.
# (Port 'input_wren' is not on the entity.)
# Region: /tb_block1/dut/test
# Loading E:/System_on_Chip/K_L_T/work.zenter_std(aufbau)

Die Fehlermeldung kommt beim Simulieren. Das kompelieren klappt einwandfrei.
Leider kann ich damit nicht so wirklich was anfangen. Vielleicht kann mir da jemad weiter Helfen.