VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Anfang   zurück   weiter   Ende
Autor Beitrag
clark
New PostErstellt: 01.03.07, 07:38     Betreff: "await Tick" und "sustain" in FSM modelieren Antwort mit Zitat  
Hallo,

Mit Esterel kann man im Statechart ein "await tick" Einweisung im einem Zustand schreiben bevor der Ausgang gesetzt und angehalten (mit der "sustain" Einweisung) wird. Ich habe leider kein Esterel und möchte gern mit StateCad etwas entsprechen modellieren.

kann mir jemand dabei helfen?
nach oben
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Mailbox leeren Anfang   zurück   weiter   Ende
Seite 2.822 von 3.024
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj