VHDL-Forum

sasushi1 · Erstellt: 30.11.04, 08:39 Betreff: FPGA Konfiguration

Habe eine Frage zur FPGA Konfiguration.
In meinen alten Designs wurde der FPGA über ein PROM programmiert.

Da ich die Firmware updatebar machen muss geschieht dies nun über ein
CPLD. Dazu werden die Konfigurationsdaten über RX von der Software über PCI and den CPLD gesendet. Dieser Collrunner2 konfiguriert den Spartan3 dann über DIN. Bei jedem Power-On des Systems wird das
Konfigurationsfile von extern geladen.

Nun möchte ich das Konfigurationsfile nur dann von extern laden, wenn ich die Firmware updaten möchte sonst soll es von einem FLASH geladen werden.
Ich dachte nun, dass ich in dem CPLD einfach ein JTAG Interface initialisiere (CORE) und so in eine PROM (xcf02s) das Konfigurationsfile lade. Der FPGA wird dann über das PROM geladen.
Mein Problem ist nun. dass ich keine Ahnung hab wie ich ein JTAG Interface realisieren soll. Habe dazu keine Information gefunden.
Habt Ihr eine Idee wie ich es machen könnte?

Hätte auch noch eine ander Lösung für meine Aufgabenstellung die funktioniert. Das Konfigurationsfile in ein am CLPD angeschlossenen
FLASH laden. Nur bei Firmware Update wird das Konfigurationsfile von extern geladen sonst von dem FLASH. Der FPGA wird dann immer über DIN konfiguriert.