VHDL-Forum

 
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Anfang   zurück   weiter   Ende
Autor Beitrag
ZewaS
Junior-Mitglied


Beiträge: 17

New PostErstellt: 16.03.04, 17:38     Betreff: Re: Xilinx Web Pack, VHDL, ERROR NgdBuild:605 Antwort mit Zitat  

Vorsicht, Herzalarm!
Hallo,
dies ist ja komisch. Meine Software compiliert das Schaltwerk ohne Fehler, jedoch beinhaltet es noch eine WARNING:Cpld:1007 - Removing unused input(s) 'fasttakt'. The input(s) are ...
Wegen diesem Warning kann ich den Baustein nicht programmieren, da der fasttakt nicht in der Pinbelegungsliste auftaucht.
Da es vielleicht an den In/Outputs liegen könnte, habe ich das Schaltwerk etwas umgeschrieben. Das Schaltwerk in einer Entity gespeichtert und für diese vier componenten ein Top Level Schematic angelegt. Die Ein- und Ausgänge sind anders bezeichnet als in den einzelnen entitys. nach dem ich das top compiliere, erhalte ich immer noch die gleiche Warning.
Ich habe keine ahnung wo der fehler bei meinem Programm liegt.
ich hoffe dies ist der richtige Anhang.
Mit freundlichen grüßen



top.sch (9 kByte)
anzeigen - speichern
Datei wurde schon 689-mal heruntergeladen.
nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ändern:  
Anfang   zurück   weiter   Ende
Seite 3.022 von 3.094
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj