VHDL-Forum

 
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks
Bedingung

Anfang   zurück   weiter   Ende
Autor Beitrag
Vytautas
Gast
New PostErstellt: 26.06.07, 10:14  Betreff: Bedingung  drucken  weiterempfehlen Antwort mit Zitat  

Hallo alle. Koenten Sie vieleicht sagen, warum in der Simulation die Bedingung mit Vectoren grosse von 32 Bits arbeitet nicht. IF (CNTR_sign < MAXCOUNT) THEN. Beide Signalen sind STD_LOGIC_VECTOR(31 DOWNTO 0). Sie beinhalten verschiedene bool Angaben. Meine Meinung nach diese Bendingung (IF Construct) muss arbeiten - muss vergleichen.

Uberhaupt ich bekomme kein Fehler, sondern die Vergleichoperation arbeitet nicht - das entspricht solche Situation - IF (1<1)...dann gibt diese funktion FALSE, und alles beendet...
also, was koennten Sie daruber sagen ?
nach oben
Sortierung ndern:  
Anfang   zurück   weiter   Ende
Seite 1 von 1
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj