VHDL-Forum

blubbblubb · Junior-Mitglied Beiträge: 10

also laut dem tutorial sieht die STD_ULOGIC folgendermaßen aus:

TYPE STD_ULOGIC IS (
`U`, -- uninitialized
`X`, -- Forcing Unknown
`0`, -- Forcing 0
`1`, -- Forcing 1
`Z`, -- High Impedance
`W`, -- Weak Unknown
`L`, -- Weak 0
`H`, -- Weak 1
`-`, -- don`t care);

ich nehme mal an dass jedes mögliche signal somit 1 bit groß ist.
oder wird das eher so gesehen, dass

U = 0000
X = 0001
0 = 0010
1 = 0011
Z = 0100
W= 0101
L = 0110
H = 0111
- = 1000
oder so in der art, so dass jede wert vom typ std_ulogic aus vier bits besteht?

alternativ könnt ich denk ich anstelle std_ulogic auch einfach den typ bit wählen für y.

und zu der frage aus wievielen bits ein y besteht so, würd ich sagen aus einem.
y(1) = 1 bit groß
y(2) = 1 bit groß
usw.