VHDL-Forum

Saja · Registrierter Benutzer Beiträge: 2

Jap, ich hab schon einige Simulationen gemacht und dabei immer wieder festgestellt, dass mein Programm mit dem Einlesen nicht klar kommt.
Er soll ja prinzipiell immer dann den eingegebenen Wert setzen, wenn das einstellen-Signal 1 ist und erst bei 0 dürfte das nächste Zeitfeld manipuliert werden. Aber wenn bei mir das einstell-Signal bereits 1 ist und ich ihm einen neuen Einlesewert gebe, stellt er den auch ein, was aber theoretisch nicht sein dürfte.
In der Testbench hab ich so einen Fall drin (siehe Anhang).

Der Systemtakt ist im Übrigen 50 MHz groß.
Mein Taktteiler ist ja dazu da, den Takt zu teilen, er kriegt also das Clock-Signal rein und gibt sein Ausgangssignal in meine Uhr hinein und auf dieses reagiert diese schlussendlich.
Allerdings bekommt sie den Signaltakt selbst (also die Clock) überhaupt nicht rein. Könnte da der Fehler liegen?

Was die einzelnen Files angeht, so hab ich die prinzipiell nochmal alle entity für entity extra "vorhanden", rein aus Arbeitszwecken hab ich es nur lieber, wenn alles in einer Datei ist, aber trotzdem vielen Dank für den Tip

Liebe Grüße,
Saja