VHDL-Forum

 
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks
Fault Simulation

Anfang   zurück   weiter   Ende
Autor Beitrag
arthurembo
Registrierter Benutzer


Beiträge: 3

New PostErstellt: 17.08.11, 16:47  Betreff: Fault Simulation  drucken  weiterempfehlen Antwort mit Zitat  

Hallo,

ich möchte gern wissen, wie die "truth table" bei stuck-at-1 fault funktioniert. 1. Anhang: die Schaltung
2. Anhang: die Wahrheit Tabelle

Die Frage, die zu diese Tabelle führt war:
"determine the truth table for the output y for the fault-free case and for exactly one stuck-at-0 or stuck-at-1 fault on each of the wires A to E respectively"

Meine Frage: wie bekommt man diese Wahrheittabelle?, was bedeutet A/0 oder A/1 z.B?


[editiert: 17.08.11, 16:48 von arthurembo]



Dateianlagen:

circuit.jpg (8 kByte, 395 x 144 Pixel)
speichern

fault_tree.jpg (130 kByte, 842 x 556 Pixel)
Anzeige optimiert für beste Darstellung.
Großansicht - speichern

nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ndern:  
Anfang   zurück   weiter   Ende
Seite 1 von 1
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj