LukeS
Neuling
Beiträge: 6
|
 Erstellt: 18.07.06, 16:34 Betreff: Re: # ** Error: (vsim-3601) Iteration limit reached at time 0 ns. |
 |
|
Erstmal: Danke euch allen für eure Bemühungen!
Hier ist der Link zu den Source-Files:
http://www.zhwin.ch/~woodtluk/DCF77Source.zip
Ich habe mal ein neues Projekt erstellt und alle Files darin neu geladen. Jetzt funktioniert die Simulation wieder. Warum auch immer...
Leider tun meine Components bzw. die Test-Benches nicht was sie sollen.
Ich habe das Gefühl, dass ich etwas mit den Testbenches nicht richtig mache.
Zur Info meines Projekts:
- Clk_div.vhd sollte den 1MHz Takt auf 500Hz runterteilen
- Sync_sec0.vhd sollte die Nullte Sekunde aus dem DCF77 Signal analysieren
- Sample_gen.vhd erzeugt einen Sekunden Takt und ein Sample Signal, dass zur Analyse des DCF77 Signals verwendet wird
- DCF77_decoder.vhd Analysiert die entscheidenden Bits des DCF77 Signals
- Signal_decoder.vhd wird nicht verwendet
Gruss LukeS
|
|
Login
Kostenlos anmelden
Beiträge
Mitglieder
Suche
Hilfe
Dateien
Kalender
Bookmarks
