VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> ModelSim Anfang   zurück   weiter   Ende
Autor Beitrag
Dr. Faustus

Administrator

Beiträge: 107
New PostErstellt: 14.09.04, 17:32     Betreff: Re: Nah zur Realität Simulation!! Antwort mit Zitat  
Pandora Damen-Armband Sterling-Silb...
Hallo,

Du kannst auf jeden fall eine Timing simulation machen.
Du must in der ISE von Xilinx bei den Implementation properties angeben das er ein "Post PAR simulation model" erzeugen soll.

Dieses VHDL file kannst du dann mit dem ModelSim Simulieren.

Gruesse,

Michael
nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> ModelSim Mailbox leeren Anfang   zurück   weiter   Ende
Seite 640 von 652
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj