Block Diagramm
Hallo,
ich würde gerne ein Blockdiagramm von meinem VHDL-Projekt erstellen und es bearbeiten können. Unter Modelsim kann man sich zwar den "Dataflow" anzeigen, aber ich habe nur eine Druckfunktion gefunden. Ich bräuchte eine Exportfunktion in ein Format, das sich weiterverarbeiten lässt. Gibt es da eine Möglichkeit? Oder gibt es ein freies Tool, das Diagramme aus VHDL-Code erzeugen kann?
Damixx
Login
Kostenlos anmelden
Beiträge
Mitglieder
Suche
Hilfe
Dateien
Kalender
Bookmarks