VHDL-Forum

wichi · Registrierter Benutzer Beiträge: 1

Hallo Hans,
dies ist zwar eine etwas späte Antwort auf Deine Frage,aber ich hoffe
die Antwort hilft zumindest anderen, die die ISE Umgebung von Xilinx
benutzen.
Es gibt dort eine Möglichkeit zunächst weitgehend grafisch eine Simulationsdatei zu erzeugen was recht flott geht, aber allerlei
Einschränkungen hat.
Da der grafische Editor als Output ein VHDL TestbenchFile erzeugt,kann man, wenn man spezieller Simulieren möchte, diesen Output als Grundlage der erweiterten Simulation benutzen.
Grob geht es so:
1.Test Bench Waveform erstellen
2.Damit einmal Simulation starten(Dadurch wird Testbench VHDL File erzeugt)
3.Dieses File hat die Endung *.vhw Dies umbenennen in *.vhd
4.Dann Test Bench Waveform File aus Entwicklungumgebung austragen
und statt dessen das zuvor umbenannte File als Testbench VHDL File eintragen.
5.Damit dann Simulieren.

Eine genauere Beschreibung wie es geht habe ich als PDF File angehängt.

Gruß
Christian Wiechering