VHDL-Forum

 
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks
Artikel in der Design & Verification

Anfang   zurück   weiter   Ende
Autor Beitrag
Dr. Faustus

Administrator

Beiträge: 107
Ort: Aßling


New PostErstellt: 08.07.03, 09:28  Betreff: Artikel in der Design & Verification  drucken  Thema drucken  weiterempfehlen Antwort mit Zitat  

Hallo,

ich würde gerne mal den Folgendne Artikel diskutieren.
Was haltet Ihr davon?

Gruesse,

Dr.



Dateianlagen:

dv53252.pdf (97 kByte)
anzeigen - speichern
Datei wurde schon 1319-mal heruntergeladen.

nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
BerndR
Stammgast


Beiträge: 29

New PostErstellt: 08.07.04, 09:55  Betreff: Re: Artikel in der Design & Verification  drucken  weiterempfehlen Antwort mit Zitat  

Hallo,
ich kann dazu nur aus Sicht der programmierbaren Logik etwas sagen. Hier sind die mulimillionen Gatter Designs noch nicht so breit gestreut. Wir sehen bei unseren Kunden eine große Bereitschaft auf VHDL umzusteigen (von Schaltplan, ABEL oder AHDL). Also wird die Zahl der VHDL-Anwender (zumindest in Europa) noch weiter stark ansteigen.
Ein Aussterben von VHDL im Bereich der CPLDs und FPGAs ist deshalb meiner Meinung nicht zu erwarten.
Kritisch kann es für Firmen werden, die große ASIC Designs mit VHDL entwickeln und dort an die Grenzen der Tools stoßen.

Gruß

Bernd

nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
elektrohase
Registrierter Benutzer


Beiträge: 1
Ort: Frankfurt/Main


New PostErstellt: 23.06.06, 14:55  Betreff: Re: Artikel in der Design & Verification  drucken  weiterempfehlen Antwort mit Zitat  

Hi, ich nutze Synplify und Modelsim. Ich kenne niemand, der mit Verilog arbeitet. Ich habe auch noch nicht davon gehört, dass das jemand möchte.
Man sollte auch bedenken, ob der Autor objektiv ein Für und Wieder darstellt. Hab ich in dem Artikel nicht gefunden. Man sollte bedenken, dass Verilog das Produkt einer amerik. Firma ist und VHDL von einem europ. Gremium kommt. Da gehen die Argumente schnell ins Subjektive.



Chopin ist genial
nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
xGCFx
Stammgast


Beiträge: 33
Ort: Dresden

New PostErstellt: 23.06.06, 20:31  Betreff: Re: Artikel in der Design & Verification  drucken  weiterempfehlen Antwort mit Zitat  

Man kann ja auch den Weg gehen, VHDL für die Synthese zu verwenden, und die Testbenches mit System Verilog zu schreiben. Hab ich hier im Institut auch schon gesehen.

Aber bei VHDL muss schon in nächster Zeit was passieren, wenn es weiter benutzbar bleiben soll in Richtung abstrakteres Modellieren und dergleichen. Zumindestens für die Systemspezifikation grösserer Designs eignen sich im Moment andere Sprachen wohl besser, weil da einige Sachen in VHDL fehlen. Aber mal sehen, was da in nächster Zeit noch passiert, Stichwort objekt orientiertes VHDL.

nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
ebookaktiv
Gast
New PostErstellt: 03.06.07, 12:35  Betreff: Re: Artikel in der Design & Verification  drucken  weiterempfehlen Antwort mit Zitat  

Ich habe das eBook Grundlagen VHDL und FPGA gelesen, das ist gut

Siehe www.ebookaktiv.de
nach oben
Gast


New PostErstellt: 30.06.22, 11:26  Betreff: Re: Artikel in der Design & Verification  drucken  weiterempfehlen Antwort mit Zitat  

Thank you for sharing this great post, I am very impressed with your post, the information given is detailed and easy to understand. I will follow your next post often. run 3

nach oben
Sortierung ndern:  
Anfang   zurück   weiter   Ende
Seite 1 von 1
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj